科技電源管理
AI晶片功耗逼近1kW，PMIC轉向晶片與封裝內建供電
結論先講：AI晶片功耗逼近甚至超過1kW，傳統主機板走線的電阻與壓降成為效能瓶頸。PMIC因此朝次20奈米製程及晶片、封裝內建發展。供電模組離運算晶片越近，損耗與雜訊就越能下降。
85%
可降低的IR功耗損失
60%
可減少的電源雜訊
1kW
AI晶片逼近的功耗級別
[ 3 個快取重點 ]
01
AI晶片高功耗讓傳統PCB長距離供電的效率問題被放大。
02
垂直供電把PMIC移到晶片或封裝背面，縮短電流路徑。
03
還沒定案：不同封裝平台的量產成本與供應鏈分工仍會影響普及速度。
01供電成為算力瓶頸
晶片吃電越多，主機板上的寄生電阻與壓降越難忽略；供電設計開始與先進封裝綁在一起。
01 對照表 · 垂直供電效益
| 項目 | 改善幅度 | 原因 |
|---|---|---|
| IR功耗損失 | 降低85% | 縮短物理距離 |
| 電源雜訊 | 減少60% | 供電模組內建 |
數據來自報導所引述的PMIC整合效益。
02競爭規則改變
PMIC廠不再只比單顆規格，還要能與晶片製程和封裝共同驗證，規模與專有製程都變重要。
Bottom line
當電力送不到位，再昂貴的算力也只是一張無法兌現的規格表。
- 原始報導
- 科技新報
- 改寫方式
- 快取新聞不轉載原文。我們讀完原始報導後，用自己的話重寫成結論、三個重點與一張圖。數字均取自上列來源，未經我們獨立查證。
- 單位
- 「pt」為百分點，指兩個百分比的差，不是成長率。標示「預估」或斜線紋樣者為推估值，非已實現數字。
更正紀錄本篇尚無更正。若你發現錯誤，寫信到 corrections@cachenews.tw，我們會在文末公開記錄更正內容與時間。