科技先進封裝
日月光 PowerSiP 垂直供電，寄生佈線損耗可降逾五成
結論先講：日月光推出 3D 系統級封裝供電方案，把電壓調節模組移近處理器。傳輸路徑縮短後，寄生佈線損耗可降低超過五成。AI 晶片進入千瓦功耗後，封裝已成為節電的一部分。
50%+
寄生佈線損耗降幅
1,000A+
峰值電流需求
4:1
銅柱縱橫比
[ 3 個快取重點 ]
01
AI SoC 功耗已跨過千瓦等級。
02
PowerSiP 可將 VRM 直接配置於處理器下方。
03
實際節電仍取決於客戶系統設計與負載。
01電為何要走短路
低電壓、高電流環境會放大 PCB、基板與互連結構的損耗，因此調節模組愈接近處理器愈有利。
01 大數字
50%+損耗降幅
垂直整合供電縮短大電流傳輸路徑。
02封裝角色改變
封裝不再只是把晶片接起來，而是同時負責電力、空間與熱管理的系統設計。
Bottom line
當 AI 晶片吃電跨進千瓦級，省下的每段傳輸距離都會變成競爭力。
- 原始報導
- 科技新報
- 改寫方式
- 快取新聞不轉載原文。我們讀完原始報導後，用自己的話重寫成結論、三個重點與一張圖。數字均取自上列來源，未經我們獨立查證。
- 單位
- 「pt」為百分點，指兩個百分比的差，不是成長率。標示「預估」或斜線紋樣者為推估值，非已實現數字。
更正紀錄本篇尚無更正。若你發現錯誤，寫信到 corrections@cachenews.tw，我們會在文末公開記錄更正內容與時間。