科技先進封裝
聯電攜愛普把電容推近運算晶片，先完成投片與初步驗證
結論先講：聯電與愛普科技合作的第二代分離式矽電容，已完成投片與初步功能驗證。方向是把穩壓元件從電路板移近晶片，縮短供電路徑，因應 AI 與高效能運算的電力瓶頸。下一關是封裝基板上的系統效能與可靠度測試。
Q3
完成投片與初步功能驗證
Gen2D
愛普分離式矽電容世代
1站式
設計到晶圓製造合作模式
[ 3 個快取重點 ]
01
雙方以聯電深溝槽電容製程，結合愛普的矽電容設計。
02
把電容嵌入中介層或基板，可縮短電源傳輸路徑。
03
還沒定案：產品仍要完成系統級效能與可靠度測試。
01供電也走向先進封裝
AI 工作負載提高瞬時電力需求，若穩壓元件離晶片太遠，傳輸損耗與電壓波動更難控制。把高密度電容放到中介層或基板，是為了讓供電跟上算力密度。
01 開發進度
2026年第三季
Gen2D 完成投片與初步功能驗證
下一階段
進行封裝基板系統效能與可靠度測試
後續
評估中介層嵌入式與基板底面電容產品線
空心項目仍屬雙方探討方向。
02商用前還有可靠度門檻
初步功能可用不代表能在資料中心長期運轉。你要看的下一個信號，是不同電容量與工作電壓下的測試結果，以及客戶是否導入。
Bottom line
算力密度愈高，晶片旁邊怎麼送電就愈接近核心技術。
- 原始報導
- 科技新報
- 改寫方式
- 快取新聞不轉載原文。我們讀完原始報導後，用自己的話重寫成結論、三個重點與一張圖。數字均取自上列來源，未經我們獨立查證。
- 單位
- 「pt」為百分點，指兩個百分比的差，不是成長率。標示「預估」或斜線紋樣者為推估值，非已實現數字。
更正紀錄本篇尚無更正。若你發現錯誤，寫信到 corrections@cachenews.tw，我們會在文末公開記錄更正內容與時間。