科技先進封裝
AI晶片面積持續放大，英特爾用EMIB成本效率挑戰CoWoS
結論先講：AI晶片把更多運算單元與HBM塞進同一封裝，英特爾預估未來單顆晶片需要超過70個EMIB橋接器。EMIB只在需要連接的位置放小型矽橋，晶圓利用率因而高於傳統矽中介層。這讓先進封裝的競爭，從產能延伸到材料使用效率。
70+
未來單顆晶片EMIB數量
90%以上
EMIB矽橋晶圓利用率
32+
未來整合HBM數量
[ 3 個快取重點 ]
01
EMIB只在需要互連的區域配置矽橋，減少整片中介層的材料浪費。
02
英特爾藍圖從20多個橋接器一路推進到70個以上，反映封裝複雜度快速上升。
03
尚未定案：Google與Amazon被指計畫採用EMIB-T，實際導入規模仍待產品落地。
01局部矽橋換取更高利用率
傳統2.5D封裝以整片矽中介層連接HBM與運算晶片；EMIB則只把矽橋放在連接區域。當封裝面積擴大，少用一部分矽就可能帶來可觀的成本差。
01 大數字
70+個
英特爾預估未來大面積AI晶片所需的EMIB橋接器。
02競爭焦點不只是哪一家能封裝
客戶還會比較良率、供應能力、功耗與設計彈性。英特爾提出90%以上的矽橋晶圓利用率，意在把EMIB塑造成CoWoS之外可量產且成本可控的選項。
Bottom line
AI晶片的上限，愈來愈取決於如何把晶片接在一起，而不只是哪個製程更先進。
- 原始報導
- 科技新報
- 改寫方式
- 快取新聞不轉載原文。我們讀完原始報導後，用自己的話重寫成結論、三個重點與一張圖。數字均取自上列來源，未經我們獨立查證。
- 單位
- 「pt」為百分點，指兩個百分比的差，不是成長率。標示「預估」或斜線紋樣者為推估值，非已實現數字。
更正紀錄本篇尚無更正。若你發現錯誤，寫信到 corrections@cachenews.tw，我們會在文末公開記錄更正內容與時間。